## This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**


Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## **IMAGES ARE BEST AVAILABLE COPY.**

## As rescanning documents *will not* correct images, please do not report the images to the Image Problem Mailbox.



申請日期: 申請案號:	<u>.</u>	IPC分類	
(以上各欄)	由本局填言	<sup>±)</sup> 新型專利說明書	
-	中文	主機板	
新型名稱	英文		
	姓 名 (中文)	1. 余龍昆 2. 吳耀輝	
-1,	姓 名 (英文)	1.Long-Kun Yu 2.Yao-Hui Wu	
創作人 (共2人)	國 籍 (中英文)	1. 中華民國 TW 2. 中華民國 TW	
	住居所 (中 文)		· · ·
	住居所 (英 文)	1. 2.	
	名稱或 姓 名 (中文)	1. 威盛電子股份有限公司	
	姓 名 (英文)	1.	
	國 籍 (中英文)	1. 中華民國 TW	
申請人 (共1人)		<ol> <li>中華民國 TW</li> <li>台北縣新店市中正路533號8樓 (本地址與前向貴局申請者相同)</li> </ol>	
	住居所 (營業所) (英 文)		
	代表人 (中文)	1.王雪紅	
	代表人 (英文)	1.	

• \* (

第1頁

四、中文創作摘要 (創作名稱:主機板)

一種主機板,包括:一印刷電路板;一第一記憶體插 槽組,設置於上述印刷電路板,具有一第一記憶體插槽和 一第二記憶體插槽;一第二記憶體插槽組,設置於上述印 刷電路板,具有一第三記憶體插槽和一第四記憶體插槽; 以及一終端電路模組,設置於上述第一記憶體插槽組與上 述第二記憶體插槽組之間,其中上述終端電路模組透過上 述印刷電路板,分別與上述第一記憶體插槽組和上述第二 記憶體插槽組做電性連接。

,**\***∙

. . ·

伍、(一)、本案代表圖為:第3圖
 (二)、本案代表圖之元件代表符號簡單說明:
 200~主機板;

英文創作摘要 (創作名稱:)



0608-9423twf(n1);VIT03-0011;RITA.ptd

第2頁

. .....

四、中文創作摘要 (創作名稱:主機板) 201~CPU 插 槽; 202~ 控制晶片组; 203~差動時脈產生器; 204、205、206、207~記憶體插槽; 208~终端 電路模组(terminator circuit); 2081~終端電阻(terminator resistor); 212、213、214~PCI插槽; 210、211~ISA 插 槽; ٠. 2082~ 電容; ي د بو د د I~第一記憶體插槽組; Ⅱ~第二記憶體插槽組; 英文創作摘要 (創作名稱:)

, **\***\*e

0608-9423twf(n1);VIT03-0011;RITA.ptd

第3頁

. .....

. . . . . . . .

一、本案已向					
國家(地區)申請專利	申請日期	案號	主張專利 第二十	法第一百零五條 四條第一項優先	準用 .椎
			• • •		
		無			
			• :		
二、□主張專利法第一百	「零五條準用第二	十五條之一第一項	優先權:		
申請案號:		無		· · · · · · · · · · · · · · · · · · ·	
日期:					
三、主張本案係符合專利	<b> 法第九十八條第</b>	一項[]第一款但書	或□第二款但言	<b>售規定之期間</b>	
日期:					
				· · · · ·	
608-9423twf(n1);VIT03-0011;R	ITA.ptd	第4頁			


五、創作說明(1)

新型所屬之技術領域

本創作有關於一種主機板,特別有關一種具有雙通這 記憶體插槽配置之主機板。 先前技術

雙 倍 資 料 速 率 動 態 隨 機 存 取 記 憶 體 (Double Data Rate DRAM, DDR DRAM) 是一種以目前PC100/PC133之同步 隨機存取記憶體(SDRAM)為基礎發展而來的記憶體技術。 不同於同步隨機存取記憶體(SDRAM)在每個電腦時脈周期 只能支援一個運作,而雙倍資料速率雙列直插式記憶体模 組(Dual In-line Memory Module, DDR DIMM)可以在每個 時脈周期執行兩個運作。因此,加倍了記憶體的頻寬也提 高 資 料 的 傳 輸 量 。 DDR 記 憶 體 技 術 被 電 腦 業 界 挑 選 為 2002 年記憶體技術的主流產品,而且廣泛應用在許多不同的系 統平台上,包括桌上型電腦、工作站、伺服器、筆記型電 腦、攜帶型、電腦網路及通訊產品上。

由 於 D D R 記 憶 體 模 組 比 S D R A M 能 增 加 更 多 的 效 能 並 且 能 降 低 成 本 之 優 質 產 品 , 而 且DDR 記 憶 體 晶 片 能 用 現 有 的 半 導 體 晶 圓 廠 很 容 易 被 製 造 及 測 試 , 不 用 再 投 資 大 量 資 金 於 設備及生產上。此外,DDR 記憶體不但增加比SDRAM 記憶體 更多的記憶體頻寬及效能也廣泛使用在許多商業、多媒體 及 娱 樂 相 關 產 品 上 ; 而 正 由 於 D D R 記 憶 體 的 崛 起 , 造 成 電 腦 主 機 板 佈 局 的 變 革 , 而 更 衍 生 出 雙 通 道 (dual channel) 形式 , 以 兩 條 D D R 記 憶 體 設 置 在 一 雙 列 直 插 式 記 憶 体 模 組 ( D I M M ) 為 一 組 的 記 憶 體 插 槽 , 利 用 雙 通 道 雙 倍 資 料 速 率



-----

0608-9423twf(n1);VIT03-0011;RITA.ptd


五、創作說明(2)

(Dual Channel DDR)的架構可以有效的提昇記憶體再運作時的效能,使得記憶體的頻寬達到了4.27GB/秒之多, 為使兩個DDR DIMM具有相同的基準頻率,只是其中一個元件的時脈有90度(或者1/4周期)的相移。每個晶片根據DDR 規範作業,每一時脈周期產生兩個數據位。如果數據位時間是理想的,在同一時間內可以讀取兩個晶片的數據,但 通常由於數據位時序在數據位時間的開頭和結尾會產生不 確定的變化(由於時脈抖動、偏移和最小/最大時脈到輸 出的變化)。因此,實際提高記憶體存取速度的效能,約 在三成左右。

• <u>`</u>•

習知支援雙通道DDR DIMM之主機板100,如第1圖所 示,包括一CPU插槽101、控制晶片組102、差動時脈產生 器103、記憶體插槽104、105、106以及107、終端電路模 組(terminator circuit)108、終端電阻109;由於DDR DIMM 需要提供一終端電路模組108於記憶體插槽104、 105、106以及107排列後之一端,以提供終端電壓V<sub>TT</sub>以吸 收反射電波,同時DDR DIMM 接收資料匯流排更需設置提升 電阻(full-up resistor)。

第2圖顯示習知主機板配置示意圖,為簡略說明起 見,與第1圖相同之元件編號仍沿用之。串聯電阻110連接 控制晶片組102以及記憶體插槽104、105、106以及107之 間,作為提升電阻。而終端電路模組108設置於所有記憶 體插槽104、105、106以及107之同側,終端電阻109、記 憶體插槽104、105、106以及107以及串聯電阻110連接至



第6頁

五、創作說明(3)

同一終端電壓VTT。

由於,習知支援雙通道之主機板100之記憶體插槽 104、105、106以及107,係以交錯方式分組,亦即記憶體 插槽104、106為第一記憶體插槽組A,而記憶體插槽105、 107為第二記憶體插槽B,造成同組記憶體插槽間距離增 加,且距離終端電路模組108較遠,電波反射距離亦增 加;而終端電路模組108於記憶體插槽104、105、106以及 107排列後之一端的另一缺點是,與控制晶片組102以及其 欲終止電壓之記憶體插槽位置較遠,導致反射電波大,雜 訊干擾大,使得DDR記憶體工作穩定性差。 新型內容

有鑑於此,本創作的目的就在於提供一種主機板,包 括:一印刷電路板;一第一記憶體插槽組,設置於上述印 刷電路板,具有一第一記憶體插槽和一第二記憶體插槽; 一第二記憶體插槽組,設置於上述印刷電路板,具有一第 三記憶體插槽和一第四記憶體插槽;以及一終端電路模 組,設置於上述第一記憶體插槽組與上述第二記憶體插槽 組之間,其中上述終端電路模組透過上述印刷電路板,分 別與上述第一記憶體插槽組和上述第二記憶體插槽組做電 性連接。

本創作的又一目的就在於提供一種主機板,包括:一 電路板;一晶片組,設置於上述電路板;一第一記憶體插 槽組,設置於上述電路板,具有一第一記憶體插槽和一第 二記憶體插槽;一第二記憶體插槽組,設置於上述電路

第7頁





. . . . . .

, '•

五、創作說明(4)

板,具有一第三記憶體插槽和一第四記憶體插槽;一終端 電阻,設置於上述第一記憶體插槽組與上述第二記憶體插 槽組之間;以及一串聯電阻,設置於上述晶片組與上述第 一記憶體插槽組、上述第二記憶體插槽組之間;其中上述 終端電阻透過上述電路板,分別與上述第一記憶體插槽組 和上述第二記憶體插槽組做電性連接,並且上述終端電 阻、上述第一記憶體插槽組以及上述第二記憶體插槽組連 接至同一終端電壓。

<u>۰</u>۰

根據本創作主機板之配置,將同組之記憶體插槽相鄰設置,並以一終端電路模組,將兩記憶體插槽組隔開,使兩記憶體插槽組連接到同一終端電壓V<sub>TT</sub>,以減低主機板在安裝雙通道DDR DIMM時之反射電波,增加工作電壓,以及節省主機板空間。

為了讓本創作之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉一較佳實施例,並配合所附圖示,作詳細說明如下:

實施方式

請參閱第3圖,為本創作之主機板200上視圖,其中包括:-CPU插槽201、控制晶片組202、差動時脈產生器 203、第一記憶體插槽組I、第二記憶體插槽組I、終端 電路模組208、複數個PCI插槽212~214以及複數個ISA插槽 210~211。

其中,第一記憶體插槽組I包括第一記憶體插槽204 以及第二記憶體插槽205分別用以設置DDR記憶體;第二記

第8頁



五、創作說明(5)

憶體插槽組 I 包括第三記憶體插槽206以及第四記憶體插槽207分別用以設置DDR記憶體;終端電路模組208包括複數個終端終端電阻2081與複數個電容2082,且該等終端電阻2081與該等電容2082係以交錯方式排列,且彼此電性連接。

此外,CPU插槽201為供插入CPU之插槽;控制晶片組 202為支援雙通道DDR記憶體模組之控制晶片組,差動時脈 產生器203用以產生雙通道DDR記憶體模組所需之差動時脈 訊號。


終端電路模組208設置於第一記憶體插槽組 I 以及第 二記憶體插槽組 Π 之間,完全區隔出第一記憶體插槽組 I 以及第二記憶體插槽組 Π,使同組之記憶體插槽位於該終 端電路模組208之同側,且該終端電路模組208用於供應第 一記憶體插槽組 I 以及第二記憶體插槽組 Π 所接收之資料 匯流排所需之終端電壓,另外,終端電阻2081 用以吸收 DDR記憶體模組所接收之資料匯流排傳輸線之電波,減少 反射電波,而電容2082過濾高低頻雜訊,穩定終端電壓 值。

第4圖顯示本創作主機板配置示意圖,為簡略說明起 見,與第3圖相同之元件編號仍沿用之。串聯電阻210連接 控制晶片組202以及第一記憶體插槽204以及第二記憶體插 槽205之間,作為提升電阻。另一串聯電阻210連接控制晶 片組202以及第三記憶體插槽206以及第四記憶體插槽 207,其中,第一記憶體插槽組I以及第二記憶體插槽組

第9頁

.. ....





۰**۰** ,

五、創作說明(6)

Π與控制晶片組202之連接,係以印刷電路板上之不同通路,例如電路配置於印刷電路板上之兩面,以減少距離以及避免習知技術中第二記憶體插槽組 Π與控制晶片組202
 之連接需先經過第一記憶體插槽組 Ι之電壓損耗。而終端電路模組208 設置於第一記憶體插槽組 Ι以及第二記憶體插槽組 Ι以及第二記憶體插槽組 Ι、第二記憶體插槽組 Π以及其各自之串聯電阻210
 連接至終端電路模組208之同一終端電壓V<sub>TT</sub>。

, **'**•

根據本創作之主機板配置,有效節省主機板空間,並 以一組設置於記憶體插槽組Ⅰ、Ⅱ間之終端電路模組 208,縮短第一記憶體插槽組Ⅰ以及第二記憶體插槽組Ⅱ 與終端電路模組間之距離,減少反射電波,而不會影響到 工作電壓;此外,終端電路模組中,過濾雜訊之電容2082 以及吸收反射電波之終端電阻2081係以間隔交錯串聯方式 排列,能降低終端電路模組之等效組抗(ESR)。

雖然本創作已以較佳實施例揭露如上,然其並非用以 限定本創作,任何熟習此技藝者,在不脫離本創作之精神 和範圍內,當可作些許之更動與潤飾,因此本創作之保護 範圍當視後附之申請專利範圍所界定者為準。



圖式簡單說明

第1圖為習知主機板上視圖; 第2圖顯示習知主機板配置示意圖; 第3圖為本創作主機板上視圖; 第4 圖 顯 示 本 創 作 主 機 板 配 置 示 意 圖。 符號說明 100、200~ 主機板; 101、201~CPU插槽; 102、202~控制晶片组; 103、203~差動時脈產生器; 104、105、106、107、204、205、206、207~記憶體 插槽; 108、208~終端電路模組; 109、2081~终端 電阻; 110、210~串聯電阻; 212、213、214~PCI插槽; 210、211~ISA 插 槽 ; 2082~ 電容; A、 I~第一記憶體插槽組; B、 Ⅱ~ 第二記憶體插槽組。

六、申請專利範圍

1. 一種主機板,包括: 一印刷電路板; 一第一記憶體插槽組,設置於該印刷電路板,具有一 第一記憶體插槽和一第二記憶體插槽; 一第二記憶體插槽組,設置於該印刷電路板,具有一 第三記憶體插槽和一第四記憶體插槽;以及 一終端電路模組,設置於該第一記憶體插槽組與該第 二記憶體插槽組之間,其中該終端電路模組透過該印刷電 路板,分別與該第一記憶體插槽組和該第二記憶體插槽組 做電性連接。 2. 如申請專利範圍第1項所述之主機板,其中該終端 電路模組包括:複數個電阻與複數個電容彼此串聯。 3. 如申請專利範圍第2項所述之主機板,其中該等電 阻與該等電容係以間隔交錯串聯方式排列,且彼此電性連 接。 4. 一種主機板, 包括: 一電路板; 一 晶 片 組 , 設 置 於 該 電 路 板 ; 一第一記憶體插槽組,設置於該電路板,具有一第一 記憶體插槽和一第二記憶體插槽; 一第二記憶體插槽組,設置於該電路板,具有一第三 記憶體插槽和一第四記憶體插槽; 一終端電阻,設置於該第一記憶體插槽組與該第二記 憶體插槽組之間;以及

六、申請專利範圍 一串聯電阻,設置於該晶片組與該第一記憶體插槽																								
組	•	該	第	Ξ	記	憶	體	插	槽	組	之	間	;	其	中	該	終	端	電	阻	透	過	該	電
路	板	,	分	別	與	該	第		記	憶	體	插	槽	組	和	該	第	Ξ	記	憶	體	插	槽	組
做	電	性	連	接	,	並	且	該	終	端	電	阻	•	該	第	-	記	憶	體	插	槽	組	以	及
該	第	Ξ	記	憶	體	插	槽	組	連	接	至	同		終	端	電	壓	o						
		5.	如	申	請	專	利	範	圍	第	4 I	頁戶	斤立	龙ゴ	と言	主相	幾木	反	, Ē	ێ	包扌	舌衣	复妻	<b></b> 文
個	電	容	,	且	該	終	端	電	阻	排	列	於	該	等	電	容	之	間	o					
		6.		種	Ep	刷	電	路	板	之	插	槽	裝	置	( s	lo	t	ар	рa	rа	tu	s)	,	包
括	:																							
			第		記	憶	體	插	槽	組	,	設	置	於	該	Ep	刷	電	路	板	上	,	具	有
-	第		記	憶	體	插	槽	和		第	Ξ	記	憶	體	插	槽	;							
			第	<i>–</i>	記	憶	體	插	槽	組	,	設	置	於	該	Ер	刷	電	路	板	上	,	具	有
_	第	Ē	記	憶	體	插	槽	和		第	四	記	憶	體	插	槽	;							
			終	端	電	阻	( t	er	mi	na	1	re	s i	s t	or	)	, ;	設	置 2	於言	該	第一	- 10	记
憶	體	插	槽	組	與	該	第	Ĩ.	記	憶	體	插	槽	組	之	間	;	以	及					
		_	串	聯	電	阻	( s	er	i a	1	re	s i	s t	or	)	, ,	没。	置;	於了	該」	Ep,	刷 <sup>,</sup>	電路	铬
板	上	,	且	透	過	該	Ep	刷	電	路	板	與	該	第		記	憶	體	插	槽	組	和	該	第
=	記	憶	體	插	槽	組	做	電	性	連	接	;	其	中	該	終	端	電	阻	透	過	該	電	路
板	,	分	別	與	該	第		記	憶	體	插	槽	組	和	該	第	<u> </u>	記	憶	體	插	槽	組	做
電	性	連	接	,	並	且	該	終	端	電	阻	`	該	第		記	憶	體	插	槽	組	以	及	該
第	-	記	憶	體	插	槽	組	連	接	至	同		終	端	電	壓	( t	er	mi	na	tc	r		
vo	l t	ag	e)	o																				
		7.	如	申	請	專	利	範	圍	第	6 ג	項戶	斩;	述:	之日	Ep 1	利 ·	電出	路才	板	之	插	槽	裝
置	,																							之
			(%) #1	1100	<b>71. 19</b>	H211V	<b>1</b> 01.00		<b>Y</b> N #1	Karina Karina	( <b>1</b> 11				_									
	ф.		<u> </u>							λíκ Nik														
	Ċ,																							
	4Ki									Ň	5 9													
L																	-	<u></u> .						


六、申請專利範圍 間。 8. 如申請專利範圍第6項所述之印刷電路板之插槽裝 置,其中該印刷電路板係為一主機板。 9. 如申請專利範圍第8項所述之印刷電路板之插槽裝 置,更包括一晶片组,其中該晶片組係設置於該印刷電路 板上,該串聯電阻設置於該晶片組與該第一記憶體插槽 組、該第二記憶體插槽組之間。 .


· · \_

.


.









第2圖




第3圖



第4圖





م

